ポスター発表・デモンストレーションレポート３


-------------------------------------------------------------------
タイトル: 特定用途向け命令セットプロセッサ開発システム ASIP Meister
著者: 野津 隆弘(1), 岩戸 宏文(1), 稗田 拓路(1), Huynh Long Kim (1),
      田中 浩明(1), 佐藤 淳(2), 塩見 彰睦(3), 北嶋 暁(4),
      坂主 圭史(1), 武内 良典(1), 今井 正治(1)
      (1) 大阪大学 大学院 情報科学研究科
      (2) 鶴岡工業高等専門学校 電気工学科
      (3) 静岡大学 情報学部 情報科学科
      (4) 大阪電気通信大学 総合情報学部 メディアコンピュータシステム学科
発表者: 野津 隆弘
-------------------------------------------------------------------
+ 概要
特定の用途に特化したプロセッサ(ASIP)を開発するための開発システムが
ASIP Meisterである。本開発環境を用いると、たとえばM32Rと同じ命令
セットのプロセッサ(ASIP)の設計に82時間かかることが本開発システムの
適用事例として紹介されていた。

なお、本発表はベストポスター賞を受賞している。

+ 展示状況
ASIP Meisterの展示場所では簡単なプレゼンテーションが行えるような
プロジェクタとスクリーンが用意されており、ASIP Meisterの動作を実演
しながら説明をしていた。ASIP Meisterではプロセッサのハードウェア記述
(HDL)だけではなく、ソフトウェアの開発ツールも自動生成される。この点に
ついても注目を浴びていた。

-------------------------------------------------------------------
タイトル: 組み込み機器のスクリプト制御技術
著者: 田村 修(有限会社リカージョン)
発表者: 田村 修
-------------------------------------------------------------------
+ 概要
組込み機器の開発では、多様なプロセッサのアーキテクチャを理解し、専用の
開発環境に習熟する必要がある一方、保守のために開発環境を長期間維持する
ことは難しくなることが懸念されている。そこで、本発表では開発環境を機器
に内蔵させてしまうことで長期的な保守性の向上を目指す。

+ 展示状況
開発環境がプロセッサに搭載されたロボットを展示して、動作やダウンロード
などのデモを行っていた。動作原理はプロセッサに簡単なスタックマシンを搭
載させて処理を行うインタプリタ方式を用いている。プログラミングはForCyと
呼ばれる、PostScript的な構文で後置記法型の言語を用いている。コンパイラも
1パスで非常に単純な構成となっているそうだ。

-------------------------------------------------------------------
タイトル: SMTプロセッサにおける統合的なリアルタイムスケジューリング機構
著者: 加藤 真平, 小林 秀典, 山崎(*) 信行(慶応義塾大学)
      (*) 「サキ(崎)」の右側は「立」「可」からできる「サキ」
発表者: 加藤 真平
-------------------------------------------------------------------
+ 概要
SMT (simultaneous Multithreading)とはスーパースカラに細粒度マルチスレッ
ディングを統合したプロセッサアーキテクチャである。しかしながら、SMTでは
複数のスレッド間で資源を共有するため、各スレッドの実行が他のスレッドに
影響を与えてしまい実行時間が変動する。このため、SMTはリアルタイム処理には
不向きであるとされていた。

そこで、本発表では周期タスク用のスケージューリング手法と非周期タスク用
のスケジューリング手法を組み合わせ、SMTプロセッサに適した統合的な
リアルタイムスケジューリング機構を提案している。

なお、本発表はプレゼンテーション賞を受賞した。

+ 展示状況
U-Link SchedulingとFeedback Control Schedulingという2つのスケジューリ
ング手法を統合してSMTに適したスケジューリング機構を提案している。
SMTでハードリアルタイム性を保証するための基本的なアイデアは、固定され
た周期タスクの組合せで同時に実行することで、実行時間変動を抑制している
のだそうだ。

-------------------------------------------------------------------
タイトル: テストベンチ作成の容易化を目的とする協調検証用インタフェースの開発
著者: 近藤 信行(1), 大山 将城(1), 清水 尚彦(2)
      (1) 東海大学 大学院 工学研究科
      (2) 東海大学 電子情報学部 コミュニケーション学科
発表者: 近藤 信行
-------------------------------------------------------------------
+ 概要
近年、開発時における検証を実機レベルで実施することに限界が来ており、
本研究ではSCE-MI (Standard Co-Emulation Modeling Interface)という
テストベンチ間のインタフェース仕様に従った独自の実装仕様にて環境を
構築した。それに加え、Verilog-C++コンバータであるVerilatorを利用した
シミュレーションモジュールからSCE-MIのAPIを利用することでSoftwareと
C++のハードウェアモデルでのコシミュレーション、SoftwareとFPGAとのコ
シミュレーション、この移行を容易にした。

+ 展示状況
検証の構成を変更を容易にするために、以上のようなアイデアを用いて実現
を行っている。展示ではポスターを用いて説明を行っていた。一つ前の発表
も同じ発表者によるもので、2つのポスターを1人で掛け持ちして説明をして
いたため、セッション中は大変そうだった。

-------------------------------------------------------------------
タイトル: 実時間OS RT-Frontierにおけるインプリサイス計算機構
著者: 小林 秀典, 山崎(*) 信行
      (慶応義塾大学大学院 理工学研究科 解放環境科学専攻 山崎(*)研究室)
      (*) 「サキ(崎)」の右側は「立」「可」からできる「サキ」
発表者: 小林 秀典
-------------------------------------------------------------------
+ 概要
実時間システムでは、最悪実行時間を基に資源予約を行うため、プロセッサの
処理能力を100%利用することができない。そこで、本発表ではインプリサイス
計算モデルを用い、実質的なプロセッサ利用率を向上させることを目指した。

+ 展示状況
インプリサイス計算モデルとは、一つのタスクを論理的な正しさに関与する必
須部分と計算結果やサービスの品質に関与する負荷部分に分割する。必須部分
をデッドラインまでに完了できる場合、最低限の品質を持つサービスを提供す
ることが可能になる。それに加えて、デッドラインまでに負荷部分を実行する
時間的な余裕がある場合、サービスの品質を向上させることが可能である。

-------------------------------------------------------------------
タイトル: Safe Domain: 計量で安全なドメインによる高信頼組込みシステムの開発
          (アカウンティングシステムによる CPU 資源保護手法の提案)
著者: 菅谷 みどり, 中島 達夫(早稲田大学理工学研究科)
発表者: 菅谷 みどり
-------------------------------------------------------------------
+ 概要
インターネットなどからダウンロードしてきたアプリケーションがCPUを占有
してきた場合など、資源が占有されてしまうことで、重要な処理が実行されず
機器全体の動作に問題を引き起こしてしまう場合がある。そこで、アカウン
ティングシステムを提案し、Linuxカーネル2.4上で実装することで、この有効
性を示した。

+ 展示状況
ポスターを用い、Linux Kernelが用いているスケージューリング手法O(1)スケー
ジューリングの説明から、アカウンティングシステムが具体的にどのような仕組み
で実現されているのか詳しい説明をされていた。

本研究の開発成果はsourceforge.jpにおいて、オープンソースで公開されて
いる。Kernel 2.4系での開発を進めていたが、ソースを公開したことで利用
者から2.6用のコードがコミットされたのだそうだ。

-------------------------------------------------------------------
タイトル: Hamana-2 用データロガーの開発
著者: 御村 武夫(1), Khamphong Khongsomboon (1),
      萬束 高久(2), 梅田 祐希(2), 清水 尚彦(2)
      (1) 東海大学大学院工学研究科
      (2) 東海大学電子情報学部コミュニケーション工学科
発表者: 御村 武生
-------------------------------------------------------------------
+ 概要
本プロジェクトはサーベイヤ計画の一環であるHamana-1に参加することに
きっかけに始まり、以下の2つの目標に基づき開発を行った。
  - モデルロケット軌道のロギングシステム開発
  - 組込みシステム開発の技術向上
本発表原稿では、Hamana-2データロガー開発においてプロジェクトを円滑
に進めるために導入したプロジェクトマネジメントについて述べられている。

+ 展示状況
その次の日に打ち上げが行われる、Hamana-2に搭載されるデータロガーの実
物などと合わせてポスター展示を行っていた。Hamana-2ではHamana-1で得ら
れた反省点を生かし、GPSデータを取得するだけではなく、加速度センサを取
り付けてより正確な高度の測定を目指した。また、前回の打ち上げではログの
すべてを取得することができなかった。これをふまえ、Hamana-2では大容量
不揮発メモリであるminiSDにデータを保存するように変更した。

-------------------------------------------------------------------
そのほか
-------------------------------------------------------------------
+ 発表番号とパワーポイントのファイルが異なっているファイルもあり、
  発表者の交代の際に混乱した場面もあった。