

#### SWEST/ACRi 共同企画セッション

### FPGA の「さわれる」 遠隔学習システムの利用体験

事前準備について, あらかじめスライド2~6 を確認し, 対応をお願いします

#### 2024-08-30 SWEST26

#### 藤枝 直輝(愛知工業大学)

### 今回の前提

◆ ACRi ルームのアカウントを持っていること
 ■ リモートデスクトップでのログイン, Vivado の起動まで経験があること

◆ Windows PC と USB Type-C ケーブルを持参すること
 ■ PC はインターネット接続可能であること



### ACRi ルーム

### ◆アカウント作成・サーバ予約は下記 URL から https://gw.acri.c.titech.ac.jp/wp/

ACRi	
ACRi ルームへようこそ! <sup>22023.07.19</sup> 02020.06.14	サイト内を検索
<u>ようこそ</u> 。ACRi ルームは、100枚を超える FPGA ボードや <u>Alveo</u> , <u>Versal</u> を含むサ ーバ計算機をリモートからアクセスして利用できる FPGA 利用環境です。	ACRi ルームの情報
利用にはアカウントが必要です。利用規約と右カラムの利用説明をよく読んだ上で、 <u>アカウントを申請</u> してください。提供された個人情報は <u>プライバシーポリシー</u> に従っ て管理・利用します。 【メンテナンス情報】ACRiルームの収容されている建物の停電のため、2023年8月 10日(木) 18:00 ~ 16日(水) 12:00 の日程ですべてのサーバの予約を停止します。 (2023-07-19)	ようこそ 予約ページトップ ニュースとメンテナンス情報 フォーラム ギャラリーと技術情報
ACRi ルームをより楽しむためのコンテンツとして、高位合成向けのプログラミング コンテストである <u>ACRi HLS Challenge</u> を開設しております。併せてご利用くださ い。チャレンジや高位合成に関する質問・コメントは <u>HLS Challenge についてのフ</u> <u>オーラム</u> へどうぞ。	ログイン/ログアウト ログイン
日別スケジュール <前日 2023-07-27 * ♥ 翌日> 移動 サーバ:全て表示 ♥	ACRi ルームの利用説明



2種類のアカウント

# ◆ アカウント申請は数日以内に受理 ■ 予約システムのアカウントについてのメールが届く ■ 利用環境サーバのアカウントについてのメールも届く



# 当日に向けた準備(1)

21:00

◆ 8月30日 12:00~15:00 09:00~12:00 のサーバを予約
 ■ サーバは vs で始まるものであればどれでもよい
 ■ 日付を選択して [移動] ボタンでその日の予約状況が表示される



-



## 当日に向けた準備(2)

### ◆システムの配布パッケージをダウンロード・展開しておく https://github.com/nfproc/SawareruSys

N. Fujieda and A. Okuchi. A Novel Remote FPGA Lab Platform Using MCU-based Controller Board. In 12th International Conference on Teaching, Assessment and Learning for Engineering (TALE 2023), pp. 188-193, 2023, DOI: <u>10.1109/TALE56641.2023.10398409</u>.

ユーザ向けの説明は,ユーザマニュアルを参照してください.マニュアルは,本リポジトリの Manual/ main.pdf または配布パッケージの UserManual.pdf にあります.

配布パッケージのダウンロード: <u>ZIP</u> (37.3 MiB)

#### 本リポジトリの内容:

Board/:コントローラボードの KiCad による設計ファイルー式

 v2/:「FPGA リモコンボード V2」用
 v4/:「FPGA リモコンボード V4」および「SawareruBoard V1」用



### 謝辞(および ACRi について)

#### Adaptive Computing Research Initiative

- 要は、日本の FPGA を盛り上げる会
- 2020年開設,現在5年目
   多くの企業からの協賛金により
  - ダイの血来がらの腸黄血に 運営されています

(企業の皆様ありがとうございます)

 本セッションは SWEST と ACRi の 共同で企画されたものです (SWEST 実行委員会の皆様 ありがとうございます)

創政企業 7	ハンドハビゴ アヴネット株式会社         AMDDス サイリンクス株式会社         GP GDEP 日本ビック・アドバンス         GP SUSUBOX*           サイリンクス株式会社         株式会社ジーデップ・アドバンス         株式会社SUSUBOX
	新発電子回路株式会社 特殊電子回路株式会社 株式会社フィックスターズ わさらば合同会社     かさらば合同会社     ホーム
ACRI参	
大字 4	東京工業大学 東京工業大学
ブ <del>ラチナ</del> 2	AMDこ         G GDEP Gdvance           サイリンクス&式会社         株式会社ジーデッブ・アドパンス
ゴールド 1	
	IBEX Technology NITELIGENT WAVE INC. IIII IIII インテル格式会社
	アイペックステクノロジー株式会社 株式会社インテリジェントウェイブ
シルバー	CopherTec CopherTec CuberAgent, CuberAgent, CuberAge
13	株式会社ゴフェルテック Generation なルスセビッフ 株式会社デンソーウェーブ 株式会社デンソーウェーブ
	Service in your Jane エ はつたショックコクローズ GIGA BYTE TECHNOLOGY CO., LTD Intellectual Highway 日本に会社SUSUBOX
	Intellectual Highway练式会社

7

### リアル ACRi ルーム @ 東工大

#### ◆ 基礎学習用

- 物理マシン10台 x 仮想マシン10台 = 100台
- 80台は Arty A7 搭載
- 10台は CMod A7 搭載
- 10台は Nexys A7 搭載
- ◆ アクセラレータ評価用
  - 物理マシン5台
  - Alveo または MI210 搭載



### 遠隔ゆえの難しさ……

#### ◆ FPGA ボードの入出力にアクセスする手段が乏しい

◆ WebCam や Web UI を使った先行研究はあるが……
 ■ 利用者がハードウェアに触れていると感じづらい

#### WebCam を使った研究の例<sup>[1]</sup>



#### Web インタフェースを使った研究の例<sup>[2]</sup>



[1] J. Soares and J. Lobo, Remote FPGA Laboratory for Digital Design Students, in REC 2011, pp. 95-98, 2011.

[2] Y. Zhang et al., Remote FPGA lab platform for computer system curriculum, in ACM TUR-C '17, no. 3, pp. 1-6, 2017.

AIT Digital Systems Lab.

### SawareruSys のアプローチ

#### ◆ 安価なコントローラボードを配布/貸与する



#### ◆ コントローラボードには USB 対応の PIC マイコン

- ◆ コントローラボードの入力・FPGA ボードの出力の変化を コマンド文字列に変換して送信
  - IU: 右端のスイッチがオンになった
  - 4A: 右端の LED が点灯した

◆ ユーザ PC と遠隔サーバはコマンドを TCP/IP で中継



必要なツールなど

#### DRFront

#### DRFront¥DRFront.exe

動的再構成(Dynamic Reconfiguration)を用いた ワークフローを支援するフロントエンド(Frontend)

■ 事前に用意された入出力制御回路との接続回路や, Vivado 用のスクリプトを自動生成

### ◆ コネクタアプリ

Connector¥Client¥Connector.exe

■ ユーザ PC 側でのコマンド中継プログラム

◆ 作業用のフォルダ
 ■ 日本語を含まないパスで





AIT Digital Systems Lab.

### DRFront を起動

#### ◆初期画面では、まずは Setting を押す





### **DRFront**の初期設定

◆ Target Board を以下のいずれかに
 ■ vs001~vs710 を予約した場合: Arty A7-35T
 ■ vs801~vs810 を予約した場合: CMod A7-35T
 ■ vs901~vs910 を予約した場合: Nexys A7-100T

◆ Pref. Language を SystemVerilog に





回路のテンプレート作成

◆ HDL Template 画面を開く ■ 回路名を適当に設定(ここでは seg\_loop) Add ボタンを6回押す ■ 表の各行をそれぞれ以下の通り設定 ◆ CLK, in(入力), 1ビット ◆ RST, in(入力), 1ビット ◆ REV, in(入力), 1ビット ◆ SPD, in(入力), 4ビット ◆ LED, out(出力), 1ビット ◆ AN, out(出力), 4ビット ◆ SEG, out(出力), 7ビット ■ Save HDL File で作業用フォルダに保存



E DRFront HDL Template Generator		_		×
Entity/Module Name seg_loop				
Name	Direction		Width	
CLK	in	~	1	
RST	in	~	1	
REV	in	~	1	
SPD	in	~	4	
LED	out	~	1	
AN	out	~	4	
SEG	out	~	7	┚┛
				~
Add Remove Save HDL	. File		Close	

回路記述をコピーペースト

#### ◆ Slack に掲示の回路記述をコピー

#### ◆ 保存したテンプレートの endmodule の前にペースト





# 入出力の割当て (1)

#### ◆ Source Dir. 横の ... をクリック

- 作業フォルダを選択
- 回路記述に問題がなければ,先ほど作成した回路が Top Module として 認識されているはず
- ◆ Create Project でプロジェクトを作成

E DRFront		-	_		×	
Source Dir.	C:¥doc¥x¥research¥DRFront¥samples¥seg_loop			Refres	h	
Project	project_1 ~		Crea	te Projec	t	
Top Module	seg_loop	S	elect	Top Mod	lule	
		<b>.</b>		7		IT Digital Systems Lab.

# 入出力の割当て (2)





Name		Direction	Assign to	
AN[0]	フセイ	Output	AN[0]	Ŷ
AN[1]		Output	AN[1]	¢
AN[2]		Output	AN[2]	×
AN[3]		Output	AN[3]	<
CLK		Input	CLK	¢
LED	LED	Output	LD[0]	¢
REV	ボクン	Input	BTNR	<
RST		Input	RST	¢
SEG[0]	「 リセット / 一	Output	CA	¢
SEG[1]		Output	СВ	Ý
SEG[2]	7セグ	Output	CC	¢
SEG[3]	カソード >	Output	CD	Ý
SEG[4]		Output	CE	Ý
SEG[5]		Output	CF	ć
SEG[6]		Output	CG	¢
SPD[0]	フライド	Input	SW[0]	¢
SPD[1]		Input	SW[1]	Ŷ
SPD[2]		Input	SW[2]	Ŷ
SPD[3]		Input	SW[3]	~

必要なファイル群を生成

- ◆ Create/Update Files をクリック
   その後, 作業フォルダが右下に示す構成になっていることを確認
- ◆ WinSCP 等を用いて,作業フォルダをフォルダごと ACRi ルームのサーバにアップロード
  - SawareruSysの配布パッケージの Connector¥server¥connector\_serv.py も
  - WinSCP は SawareruSys の配布パッケージ にも同梱

SPD[2]			Input	SW[2]	Ŷ		
SPD[3]			Input	SW[3]	Ŷ	~	
	Create/Update Files	Open Project	Generate Bit	stream	Open Har	dware Manage	er

seg\_loop.sv project\_1 logs dr\_top.sv dr\_testbench.sv OpenProject.tcl GenerateBitstream.tcl OpenHW.tcl

All Digital Systems La

### SSH で ACRi ルームに接続

- ◆ PowerShell 等で ACRi ルームに SSH 接続
  - ただし、通常のリモートデスクトップに必要な設定に加えて、 -L 13399:<サーバ名>:3399 も追加する

ssh -L 13389:<サーバ名>:3389 -L 13399:<サーバ名>:3399 <ユーザ名>@gw.acri.c.titech.ac.jp

■ サーバ名は vs + 3桁の数字で,各自が予約したもの

- ◆ リモートデスクトップでサーバに接続
  - 接続先は localhost:13389

◆ サーバ上で Vivado を起動

■ Ctrl+Alt+T でターミナルを開いてから,以下のコマンドを入力

source /tools/Xilinx/Vivado/2020.2/settings64.sh
vivado &



### Vivado で論理合成の準備



◆ Vivado が開いたら Tools → Run Tcl Script

- アップロードした作業フォルダの project\_1/OpenProject.tcl を選択
- Sources タブ上で, DR\_TOP の下に作成した回路(seg\_loop)があることを 確認

<u>F</u> ile F <u>l</u> ow	Tools Window Help Q- Quick Access	
	<u>R</u> un Tcl Script Compile Simulation Lib <u>r</u> aries	PROJECT MANAGER -
VIV	XHub S <u>t</u> ores C <u>u</u> stom Commands ▶	Sources
	Launch Vitis IDE	
Qu	<ul> <li>♀ Language Templates</li> <li>♦ Settings</li> </ul>	DR_TOP (a
Create Open P	Project >	> 📄 Constraints > 📄 Simulation Sources



### Vivado で論理合成

# ◆ SYNTHESIS → Run Synthesis ■ 論理合成に成功したら Open Synthesized Design を選択

# ◆ メニューの File → Checkpoint → Write ■ ファイル名はそのままで OK を押す





リモートデスクトップ上

### Vivado で配置配線〜接続



◆ Tools → Run Tcl Script → GenerateBitstream.tcl
 ■ 配置配線・ビットストリーム生成が自動で行われ,初期画面に戻る(約2分)

- ◆ Tools → Run Tcl Script → OpenHW.tcl
  - Hardware Manager が開く
  - Open target → Auto Connect でボードと接続





接続中継の準備(サーバ側)

リモートデスクトップ上

AIT Digital Systems Lab.

◆ リモートデスクトップのターミナル上で, connector\_serv.py を アップロードしたフォルダに移動

◆ 以下のコマンドを入力

ログに Serial port opened と表示されれば OK

python3 connector\_serv.py /dev/ttyUSB1 3399

seg\_loop\$ python3 connector\_serv.py /dev/ttyUSB1 3399
[2024-05-29 18:09:45] Connector for SawareruSys started.
[2024-05-29 18:09:45] Server started listening.
[2024-05-29 18:09:45] Serial port opened.

### 接続中継の準備(PC 側)

◆ コントローラボードを PC と接続

- ◆ コネクタアプリを開く
  - Controller Board の None の欄をクリック → USB シリアル デバイスを選択
  - 2つの Connect ボタンを両方クリック
  - 中央のグレーのバーが青になれば,接続中継の準備 OK

Connector for SawareruSys	_	×
Controller Board	FPGA Board	
None COM1: 通信ポート (C Con COM: USB シリアル	<u>13399</u> 0M1) デバイス [COM3)	
[18:12:05] Connector App is started.		~
		~



各自の PC 上

### FPGA に書き込み

#### リモートデスクトップ上

# ◆ xc7a(35 100)t\_0 を右クリック → Program Device ■ 作業フォルダ( ♀ で移動)の seg\_loop\_project\_1.bit を選択

#### ◆回路の動作がコントローラボード上で確認できる(はず)

w ila

Hardware ?	- 🗆 🗆 ×	hw_ila_1
Q   素   ♦   ∅   ▶   ≫   ■	٥	Waveform
Name	Status	s
V I localhost (2)	Connected	otion
✓	Open	lO p
✓ ∅ xc7a100t_0 (2)	Programmed	poar
1 XADC (System Monitor)		ashl
1 hw ila 1 (ILA)	Oldle	

Sp	ecify Bitstream File	×
Look in: project_1		≣≡
🗁 hd_visual	Recent Directories	
🔁 logs	🗁 /home/fujieda/vivado/seg_loop/project_1	~
project_1.cache	Eile Broview	
project_1.hw	File and lean project 1 bit	
project_1.ip_user_files	Directory: /home/fujieda/vivado/seg_loop/project_1	
project_1.runs	Created: Today at 17:50 PM	
project 1.sim	Modified: Today at 17:50 PM	
seg_loop_project_1.bit	Size: 875.1 KB	
seg_loop_project_1_pblock_DR_partial.bit	Owner: fujieda	
	Permissions: rw-rr	
File name: seg_loop_project_1.bit		
Files of type: Bitstream Files (.bit, bin, rbt)		~
1		
	ОК	Cancel

AIT Digital Systems Lab.



#### ◆ PC 側

- コネクタアプリを終了
- コントローラボードの USB ケーブルを抜く

### ◆ リモートデスクトップ側

- Vivado を終了
- サーバ側のコネクタアプリを実行中のターミナルで Ctrl + C
- デスクトップ右上の電源マークからログアウト

#### ◆ PC 側

■ SSH 接続を切断



### まとめと展望

- ◆ SawareruSys の利用体験
  - FPGA ボードの入出力に疑似的に「さわれる」
  - ACRi ルームともども, ぜひご活用を

### ◆ 今後の展望

- まだちょっと手順が多いので,何とかしたい……
- コントローラボード単体での活用法もありそう?
- 実は,簡単な回路であれば FPGA の実機は不要かも?
- などなど(面白そうなアイディアがあればぜひご連絡を)

