=============================================================================== 「エアコン用コンプレッサ駆動システムにおける組込みソフトウェアのデバッグ手法」仲野久利（マイウェイ技研），鈴木浩二（株式会社ルネサステクノロジ），泉茂伸（ダイキン工業株式会社） =============================================================================== ○概要エアコン用コンプレッサ駆動システムの開発は、ステップ実行によるデバッグができないなど、環境は良いとは言いがたい。開発にはオシロスコープのように時系列のデータをアナログ的に表示できるツールが有効であり、今回、このようなデバッグツールを開発したという報告がされていた。 ○展示状況実際にターゲットとなるボード,モニタ画面が持ち込まれ、デバッグ方法が披露されていた。 =============================================================================== 「組込み制御向けアプリケーションフレームワーク構成法と自動車制御システムへの適用」吉村健太郎，宮崎泰三，横山孝典，入江徹，藤本慎哉（日立製作所） =============================================================================== ○概要組込み制御システムの開発効率化、及び品質の向上のためにオブジェクト指向を用いた組込みソフトウェア開発が注目されている。また、自動生成されたコードを効率的に組込む技術の確立も必要となってきている。そこで、この2つの技術を統合化した組込みソフトウェア開発法として、組込み制御向けアプリケーションフレームワーク構成法と自動車制御システムへの適用が提案されていた。 ○展示状況組込み制御向けのフレームワーク構成法の提案とそれを自動車制御システムに適用したとあり、多くの人の関心を集めていたようであった。 =============================================================================== 「SFL と Verilog を用いる統合設計環境」清水尚彦（東海大学） =============================================================================== ○概要日本の多くの大学ではSFL系のPARTHENONが用いれてきた。SFLはVHDL,Verilogに比べ, 学生が理解しやすく,設計効率が高いという利点がある。そこで、下位の設計階層としてVerilog HDLを用いる新しいSFL処理系を開発した。また,SFLの苦手とするマルチクロックの問題を解決する設計環境を提案がされた。 ○展示状況現在の大学ではVerilogHDLなどのHDLから教えるところもあるようだが、PALTHENONで設計をしたことのある学生もいるようで、そのような学生からも質問が出ていたようである。 =============================================================================== 「TOPPERS/JSPカーネル対応統合開発環境」大西秀一，森川聡久，服部博行（ヴィッツ） =============================================================================== ○概要こちらは経済産業省東北経済産業局地域新生コンソーシアム研究開発事業の委託を受けて開発がされたということである。この総合開発環境を利用することで Microsoft Visual C++ 上でToppers/JSPカーネルを利用したプロジェクト開発が可能となり、組込みシステム開発のコストを削減することができる。 ○展示状況組込みシステムの開発をやっておられる方が多かったので、多くの関心を集め、質問が頻繁に飛び出していた。 ============================================================================== 「将来の組み込みシステムへのOS仮想化技術の応用」追川修一，中島達夫（早稲田大学） ============================================================================== ○概要ユビキタス環境において、将来の組込みシステムは堅牢性(Robustness)、可用性 (Avairable)、安全性(Security)が求められると考えられる。OS仮想化技術を応用することにより以上のような特性を持った組込みシステムの構築の実現を目指す。 ○展示状況まだこれからの研究であるらしく、期待を持って発表を聞いていた人が多くいたように感じられた。 =============================================================================== 「特定用途向きプロセッサ開発システム ASIP Meister」田中浩明，小林真輔（大阪大学)，佐藤淳（鶴岡工業高等専門学校)，塩見彰睦（静岡大学)，北嶋暁（大阪電気通信大学)，武内良典，坂主圭史，今井正治（大阪大学），引地信之（SRA先端技術研究所） ================================================================================ ○概要 ASIP Misterは特定用途向きプロセッサの開発システムであり、パイプライン制御の自動生成やIPの再利用環境、設計の早期段階での見積もり環境の提供、ソフトウェアツールの自動生成を行うものである。 ○展示状況プロジェクタを持ち込んでおられ、実際に開発ツールを見ることができた。開発時に設定するパラメータを調整する様子などが見られて、わかりやすくなっていた。